Solution de développement de matériel et de firmware FPGA Ce service convertit les exigences de latence déterministe, de traitement parallèle, d'interface haute vitesse ou de contrôle dédié en RTL, contraintes, micrologiciels, interfaces de carte et enregistrements de vérification synthétisables. Les objectifs en matière d'appareil, de débit, de latence, de ressources et d'environnement sont gelés en fonction des entrées du projet.
| Élément de projet | Énoncé de solution |
|---|---|
| Meilleur ajustement | Pour les fabricants d'appareils et les équipes d'ingénierie nécessitant une acquisition de données personnalisée, un traitement du signal numérique, un prétraitement d'image, une conversion de protocole, un contrôle de mouvement, des communications à haut débit ou la continuation d'une conception FPGA existante. |
| Entrées requises | Les entrées requises incluent les fonctionnalités, les interfaces d'E/S, les niveaux de tension et les horloges, le débit de données et le tramage, le budget de latence, le périphérique cible ou la plage de coûts, la documentation de la carte, l'environnement hôte, la température de fonctionnement et les scénarios d'acceptation. Les projets de continuation nécessitent également le projet existant, des licences IP, des restrictions, des schémas et une liste des problèmes connus. |
| Contenu de la livraison | Les livrables sont convenus par portée et peuvent inclure les exigences et la base de référence de l'interface, la description architecturale, la source RTL, l'inventaire IP livrable, les contraintes et les fichiers de projet, une image du micrologiciel, une carte de registre ou un protocole de registre, un pilote ou API, des outils de débogage, des tests de simulation, des enregistrements de vérification de la carte, des instructions de construction et une liste de problèmes. Les fichiers de licence IP et de fournisseur cryptés par des tiers restent soumis aux conditions de leur licence. |
| Comment est définie l’acceptation ? | L'acceptation peut vérifier les résultats de construction, l'utilisation des ressources, les rapports de synchronisation, l'exactitude des données d'interface, le débit, la latence de bout en bout, la réinitialisation et le dépannage, l'intégration des cartes spécifiées, le fonctionnement à long terme et les versions reproductibles sur l'appareil et la version convenus. Les seuils capturent l'horloge, le format des données, les vecteurs de test, les instruments, la température, la puissance et les versions logicielles. |
Utilisateurs et scénarios personnalisés
Pour les fabricants d'appareils et les équipes d'ingénierie nécessitant une acquisition de données personnalisée, un traitement du signal numérique, un prétraitement d'image, une conversion de protocole, un contrôle de mouvement, des communications à haut débit ou la continuation d'une conception FPGA existante.
Quelle entrée est requise pour démarrer ?
Les entrées requises incluent les fonctionnalités, les interfaces d'E/S, les niveaux de tension et les horloges, le débit de données et le tramage, le budget de latence, le périphérique cible ou la plage de coûts, la documentation de la carte, l'environnement hôte, la température de fonctionnement et les scénarios d'acceptation. Les projets de continuation nécessitent également le projet existant, des licences IP, des restrictions, des schémas et une liste des problèmes connus.
Quels modules le système peut-il inclure ?
La portée peut inclure l’évaluation de FPGA, CPLD ou SoC FPGA ; Verilog, VHDL ou SystemVerilog RTL ; machines à états et pipelines ; Cartographie DSP ; Intégration de DDR, PCIe, Ethernet, LVDS, SerDes, SPI, I2C et UART ; Conception CDC et réinitialisation ; restrictions horaires et fermeture ; simulation et débogage de la carte ; ainsi que le micrologiciel MCU, les pilotes Linux, les API ou les outils hôtes.
Que peut-on livrer ?
Les livrables sont convenus par portée et peuvent inclure les exigences et la base de référence de l'interface, la description architecturale, la source RTL, l'inventaire IP livrable, les contraintes et les fichiers de projet, une image du micrologiciel, une carte de registre ou un protocole de registre, un pilote ou API, des outils de débogage, des tests de simulation, des enregistrements de vérification de la carte, des instructions de construction et une liste de problèmes. Les fichiers de licence IP et de fournisseur cryptés par des tiers restent soumis aux conditions de leur licence.
Comment est définie l’acceptation ?
L'acceptation peut vérifier les résultats de construction, l'utilisation des ressources, les rapports de synchronisation, l'exactitude des données d'interface, le débit, la latence de bout en bout, la réinitialisation et le dépannage, l'intégration des cartes spécifiées, le fonctionnement à long terme et les versions reproductibles sur l'appareil et la version convenus. Les seuils capturent l'horloge, le format des données, les vecteurs de test, les instruments, la température, la puissance et les versions logicielles.
Limites et limites de la responsabilité
Aucune plage fixe de fréquence, de débit, de latence, d'utilisation des ressources, de puissance ou de température n'est établie avant de geler les requêtes et de tester la carte cible. Les résultats PCIe, DDR et SerDes dépendent également de l'intégrité du signal, de l'empilement PCB, des connecteurs, des horloges de référence, de l'intégrité de l'alimentation et de la qualité du périphérique. Les travaux de certification en matière de sécurité, automobile, médicale ou autre nécessitent une norme convenue séparément et une responsabilité de vérification.
Services et cas associés
Retour à Présentation de la solution revenir pour comparer les scénarios ou vérifier cas de projets connexes. Les mesures et conditions d’un cas ne s’appliquent pas automatiquement à un nouveau projet.
Questions fréquemment posées
Cela peut-il être intégré dans des appareils ou des systèmes existants ?
Oui. La première étape consiste à reproduire et vérifier les versions du dispositif et de la chaîne d'outils de construction et d'inspection, les licences IP tierces, la structure d'horloge et de réinitialisation, la couverture des restrictions, les intersections de domaines d'horloge et les problèmes connus. Le résultat définit si une réparation, une refactorisation ou un remplacement de module a du sens.
Comment sont estimés le calendrier et le budget ?
Tout d’abord, la liste des fonctionnalités, le nombre d’interfaces, les restrictions d’emplacement, la préparation des données, la coordination par des tiers, le modèle de déploiement et le degré d’adoption doivent être confirmés. Après l'inventaire initial et l'évaluation des principaux risques, un plan compréhensible étape par étape et une offre suivent.
Comment les objectifs de reconnaissance, de performance ou de stabilité sont-ils convenus ?
Chaque objectif doit spécifier la version, l'appareil ou l'ensemble de données testé, la taille de l'échantillon, l'environnement, la durée, la méthode de calcul et le seuil de réussite. Un objectif non vérifié n’est pas représenté comme une capacité accomplie.
En ligne
Téléphone
WeChat
retour au sommet