FPGA MIPI 接口开发

适用项目

• 已有目标产品或板卡，需要补齐“CSI-2/DSI”相关设计与实现
• 已有代码或 IP，需要围绕“D-PHY/C-PHY”完成集成、调试或重构
• 平台、器件或接口尚未冻结，需要先验证“虚拟通道”等关键风险

主要工作内容

• 确定 CSI-2/DSI 方向与协议层边界：先将“确定 CSI-2/DSI 方向与协议层边界”写入需求与接口基线，明确“CSI-2/DSI”涉及的对象、参数、依赖和通过条件。
• 核对 D-PHY/C-PHY、Lane 和速率能力：围绕“核对 D-PHY/C-PHY、Lane 和速率能力”形成专项设计，记录“D-PHY/C-PHY”相关架构、配置、约束和版本。
• 实现包解析、像素映射、缓存与控制接口：针对“实现包解析、像素映射、缓存与控制接口”完成工程集成，保留“虚拟通道”相关构建、日志、问题定位和变更记录。
• 联合传感器、显示或桥接器完成误码与异常测试：以“联合传感器、显示或桥接器完成误码与异常测试”为验证重点，在约定环境中执行“像素格式”相关测试并提交可复核结果。

项目输入

• CSI-2/DSI、接收/ 发送、D-PHY/C-PHY 及版本
• Lane 数、每 Lane 速率、时钟模式、虚拟通道和数据类型
• 传感器或面板初始化、I2C/DSI 命令及像素时序
• 目标 FPGA 的 PHY/IP 支持、许可证、板卡和对端设备

交付物

• MIPI PHY/IP 集成、协议处理和像素通路工程：“MIPI PHY/IP 集成、协议处理和像素通路工程”用于复现约定实现，提交时绑定目标器件、工具、依赖和源码版本。
• Lane、数据类型、虚拟通道、时序和寄存器说明：“Lane、数据类型、虚拟通道、时序和寄存器说明”说明接口、参数、配置与限制，作为系统联调和后续维护依据。
• 传感器或面板配置示例及数据抓取工具：“传感器或面板配置示例及数据抓取工具”按任务书列明文件范围、第三方授权边界、构建方法和制品校验值。
• 包错误、帧同步、格式、带宽和长时间运行记录：“包错误、帧同步、格式、带宽和长时间运行记录”绑定测试对象、环境、用例、结果与剩余限制，作为阶段或最终验收证据。

验收方法

• 指定 PHY 类型、Lane、速率和方向下链路可重复建立
• 包、虚拟通道、像素格式和帧时序与对端一致
• ECC/CRC、短包/ 长包和异常复位行为按范围验证
• 分辨率与帧率结论绑定器件、IP、板卡和对端版本

能力与结果边界

MIPI PHY、协议 IP 和许可证可用性因器件与工具而异，应先验证平台条件。 未经目标项目验证的厂商参数、理论峰值、路线图或示例工程不作为项目实测结果；最终结论以冻结版本和书面测试证据为准。