SoC FPGA 开发

适用项目

• 已有目标产品或板卡，需要补齐“PS/PL 划分”相关设计与实现
• 已有代码或 IP，需要围绕“片上互连”完成集成、调试或重构
• 平台、器件或接口尚未冻结，需要先验证“Linux/RTOS”等关键风险

主要工作内容

• 划分 PS/PL、实时性和启动责任：先将“划分 PS/PL、实时性和启动责任”写入需求与接口基线，明确“PS/PL 划分”涉及的对象、参数、依赖和通过条件。
• 建立片上互连、DMA、中断和内存路径：围绕“建立片上互连、DMA、中断和内存路径”形成专项设计，记录“片上互连”相关架构、配置、约束和版本。
• 配置 BSP、设备树、驱动、启动和升级：针对“配置 BSP、设备树、驱动、启动和升级”完成工程集成，保留“Linux/RTOS”相关构建、日志、问题定位和变更记录。
• 集成 PL 模块并完成系统压力与异常测试：以“集成 PL 模块并完成系统压力与异常测试”为验证重点，在约定环境中执行“DMA 与缓存”相关测试并提交可复核结果。

项目输入

• SoC FPGA 型号、板卡、启动介质、内存和外设
• Linux/RTOS/ 裸机、BSP、内核、编译器和工具版本
• PL 算法/ 接口、寄存器、DMA、缓存和中断要求
• 启动时间、实时性、吞吐、升级和异常恢复目标

交付物

• 硬件平台、RTL/HLS、片上互连和构建工程：“硬件平台、RTL/HLS、片上互连和构建工程”用于复现约定实现，提交时绑定目标器件、工具、依赖和源码版本。
• BSP、设备树、驱动、固件或应用示例的约定部分：“BSP、设备树、驱动、固件或应用示例的约定部分”说明接口、参数、配置与限制，作为系统联调和后续维护依据。
• 寄存器、DMA、缓存、中断和软件接口文档：“寄存器、DMA、缓存、中断和软件接口文档”按任务书列明文件范围、第三方授权边界、构建方法和制品校验值。
• 启动、接口、性能、压力和异常恢复测试记录：“启动、接口、性能、压力和异常恢复测试记录”绑定测试对象、环境、用例、结果与剩余限制，作为阶段或最终验收证据。

验收方法

• PS/PL 划分、地址、DMA、中断和缓存策略与设计一致
• 系统可按冻结步骤重复构建、启动和升级
• 应用数据路径在约定负载下满足功能与性能条件
• 异常复位、掉电、驱动错误和资源耗尽用例有记录

能力与结果边界

处理器型号、操作系统、BSP 和工具版本必须随硬件平台冻结。 未经目标项目验证的厂商参数、理论峰值、路线图或示例工程不作为项目实测结果；最终结论以冻结版本和书面测试证据为准。