FPGA-hardware- en firmware-ontwikkelingsoplossing Deze service zet deterministische latentie, parallelle verwerking, hogesnelheidsinterface of speciale besturingsvereisten om in synthetiseerbare RTL, beperkingen, firmware, bordinterfaces en verificatierecords. Apparaat-, doorvoer-, latentie-, resource- en omgevingsdoelen worden bevroren op basis van projectinvoer.
| Projectelement | Oplossing verklaring |
|---|---|
| Beste pasvorm | Voor apparaatfabrikanten en technische teams die op maat gemaakte data-acquisitie, digitale signaalverwerking, beeldvoorverwerking, protocolconversie, motion control, snelle communicatie of de voortzetting van een bestaand FPGA-ontwerp nodig hebben. |
| Vereiste invoer | Vereiste invoer omvat functies, I/O-interfaces, spanningsniveaus en klokken, datasnelheid en framing, latentiebudget, doelapparaat of kostenbereik, borddocumentatie, hostomgeving, bedrijfstemperatuur en acceptatiescenario's. Voortzettingsprojecten vereisen ook het bestaande project, IP-licenties, beperkingen, schema's en een lijst met bekende problemen. |
| Leveringsomvang | De deliverables worden per scope overeengekomen en kunnen de vereisten en de basislijn van de interface, architectuurbeschrijving, RTL-bron, te leveren IP-inventaris, beperkingen en projectbestanden, een firmware-image, een registerkaart of registerprotocol, een driver of API, debugtools, simulatietests, bordverificatierecords, bouwinstructies en een probleemlijst omvatten. Versleutelde IP- en providerlicentiebestanden van derden blijven onderworpen aan hun licentievoorwaarden. |
| Hoe wordt acceptatie gedefinieerd? | Acceptatie kan buildresultaten, resourcegebruik, timingrapporten, nauwkeurigheid van interfacegegevens, doorvoer, end-to-end latentie, reset en probleemoplossing, integratie van gespecificeerde boards, langdurig gebruik en reproduceerbare builds op het overeengekomen apparaat en de overeengekomen versie verifiëren. Drempels leggen klok, gegevensformaat, testvectoren, instrumenten, temperatuur, vermogen en softwareversies vast. |
Op maat gemaakte gebruikers en scenario's
Voor apparaatfabrikanten en technische teams die op maat gemaakte data-acquisitie, digitale signaalverwerking, beeldvoorverwerking, protocolconversie, motion control, snelle communicatie of de voortzetting van een bestaand FPGA-ontwerp nodig hebben.
Welke invoer is vereist om te starten?
Vereiste invoer omvat functies, I/O-interfaces, spanningsniveaus en klokken, datasnelheid en framing, latentiebudget, doelapparaat of kostenbereik, borddocumentatie, hostomgeving, bedrijfstemperatuur en acceptatiescenario's. Voortzettingsprojecten vereisen ook het bestaande project, IP-licenties, beperkingen, schema's en een lijst met bekende problemen.
Welke modules kan het systeem bevatten?
De reikwijdte kan FPGA-, CPLD- of SoC FPGA-evaluatie omvatten; Verilog, VHDL of SystemVerilog RTL; staatsmachines en pijpleidingen; DSP-toewijzing; Integratie van DDR, PCIe, Ethernet, LVDS, SerDes, SPI, I2C en UART; CDC en reset-ontwerp; tijdsbeperkingen en sluiting; simulatie en bordfoutopsporing; plus MCU-firmware, Linux-stuurprogramma's, APIs of hosttools.
Wat kan geleverd worden?
De deliverables worden per scope overeengekomen en kunnen de vereisten en de basislijn van de interface, architectuurbeschrijving, RTL-bron, te leveren IP-inventaris, beperkingen en projectbestanden, een firmware-image, een registerkaart of registerprotocol, een driver of API, debugtools, simulatietests, bordverificatierecords, bouwinstructies en een probleemlijst omvatten. Versleutelde IP- en providerlicentiebestanden van derden blijven onderworpen aan hun licentievoorwaarden.
Hoe wordt acceptatie gedefinieerd?
Acceptatie kan buildresultaten, resourcegebruik, timingrapporten, nauwkeurigheid van interfacegegevens, doorvoer, end-to-end latentie, reset en probleemoplossing, integratie van gespecificeerde boards, langdurig gebruik en reproduceerbare builds op het overeengekomen apparaat en de overeengekomen versie verifiëren. Drempels leggen klok, gegevensformaat, testvectoren, instrumenten, temperatuur, vermogen en softwareversies vast.
Grenzen en grenzen van verantwoordelijkheid
Er worden geen vaste frequentie-, doorvoer-, latentie-, resourcegebruik-, stroom- of temperatuurbereiken vastgesteld voordat de verzoeken worden bevroren en het doelbord wordt getest. PCIe-, DDR- en SerDes-resultaten zijn ook afhankelijk van signaalintegriteit, PCB stackup, connectoren, referentieklokken, stroomintegriteit en apparaatkwaliteit. Beveiligings-, automobiel-, medische of andere certificeringswerkzaamheden vereisen een afzonderlijk overeengekomen standaard- en verificatieverantwoordelijkheid.
Gerelateerde diensten en cases
Keer terug naar Oplossingsoverzicht terug om scenario's te vergelijken of te controleren gerelateerde projectgevallen. Metrieken en voorwaarden uit één case zijn niet automatisch van toepassing op een nieuw project.
Veelgestelde vragen
Kan dit worden geïntegreerd in bestaande apparaten of systemen?
Ja. De eerste stap is het reproduceren en verifiëren van de build- en inspectie-apparaat- en toolchain-versies, IP-licenties van derden, klok- en resetstructuur, beperkingsdekking, klokdomeinkruisingen en bekende problemen. Het resultaat bepaalt of een reparatie, refactoring of modulevervanging zinvol is.
Hoe worden planning en budget geschat?
Ten eerste moeten de lijst met functies, het aantal interfaces, locatiebeperkingen, gegevensvoorbereiding, coördinatie door derden, het implementatiemodel en de mate van adoptie worden bevestigd. Na de eerste inventarisatie en belangrijkste risicobeoordeling volgt een begrijpelijk stappenplan en een offerte.
Hoe worden erkennings-, prestatie- of stabiliteitsdoelstellingen overeengekomen?
Elke doelstelling moet de geteste versie, het apparaat of de dataset, de steekproefomvang, de omgeving, de duur, de berekeningsmethode en de drempelwaarde specificeren. Een niet-geverifieerd doel wordt niet voorgesteld als een volbracht vermogen.
Online
Telefoon
WeChat
terug naar boven