โซลูชันการพัฒนาฮาร์ดแวร์และเฟิร์มแวร์ FPGA

โซลูชันการพัฒนาฮาร์ดแวร์และเฟิร์มแวร์ FPGA บริการนี้จะแปลงเวลาแฝงที่กำหนด การประมวลผลแบบขนาน อินเทอร์เฟซความเร็วสูง หรือข้อกำหนดการควบคุมเฉพาะให้เป็น RTL ข้อจำกัด เฟิร์มแวร์ อินเทอร์เฟซของบอร์ด และบันทึกการตรวจสอบที่สังเคราะห์ได้ เป้าหมายของอุปกรณ์ ปริมาณงาน เวลาแฝง ทรัพยากร และสภาพแวดล้อมจะถูกแช่แข็งตามอินพุตของโปรเจ็กต์

ผู้ใช้และสถานการณ์ที่ปรับแต่งโดยเฉพาะ

สำหรับผู้ผลิตอุปกรณ์และทีมวิศวกรที่ต้องการการรับข้อมูลแบบกำหนดเอง การประมวลผลสัญญาณดิจิทัล การประมวลผลภาพล่วงหน้า การแปลงโปรโตคอล การควบคุมการเคลื่อนไหว การสื่อสารความเร็วสูง หรือการต่อเนื่องของการออกแบบ FPGA ที่มีอยู่

ต้องใช้อินพุตใดในการเริ่มต้น

อินพุตที่จำเป็นประกอบด้วยคุณลักษณะ อินเทอร์เฟซ I/O ระดับแรงดันไฟฟ้าและนาฬิกา อัตราข้อมูลและเฟรม งบประมาณเวลาแฝง อุปกรณ์เป้าหมายหรือช่วงต้นทุน เอกสารประกอบของบอร์ด สภาพแวดล้อมของโฮสต์ อุณหภูมิการทำงาน และสถานการณ์การยอมรับ โครงการต่อเนื่องยังจำเป็นต้องมีโครงการที่มีอยู่ ใบอนุญาต IP ข้อจำกัด แผนผัง และรายการปัญหาที่ทราบ

ระบบสามารถรวมโมดูลใดได้บ้าง?

ขอบเขตอาจรวมถึงการประเมิน FPGA, CPLD หรือ SoC FPGA Verilog, VHDL หรือ SystemVerilog RTL; เครื่องจักรและท่อของรัฐ การทำแผนที่ DSP; บูรณาการ DDR, PCIe, อีเธอร์เน็ต, LVDS, SerDes, SPI, I2C และ UART; การออกแบบ CDC และรีเซ็ต การจำกัดเวลาและการปิด การจำลองและการดีบักบอร์ด รวมถึงเฟิร์มแวร์ MCU, ไดรเวอร์ Linux, API หรือเครื่องมือโฮสต์

สามารถจัดส่งอะไรได้บ้าง?

การส่งมอบจะมีการตกลงตามขอบเขตและอาจรวมถึงข้อกำหนดและพื้นฐานอินเทอร์เฟซ คำอธิบายทางสถาปัตยกรรม แหล่งที่มา RTL สินค้าคงคลัง IP ที่สามารถส่งมอบ ข้อจำกัดและไฟล์โปรเจ็กต์ อิมเมจเฟิร์มแวร์ แผนที่รีจิสเตอร์หรือโปรโตคอลการลงทะเบียน ไดรเวอร์หรือ API เครื่องมือดีบัก การทดสอบการจำลอง บันทึกการตรวจสอบบอร์ด คำแนะนำในการสร้าง และรายการปัญหา IP ที่เข้ารหัสของบุคคลที่สามและไฟล์ลิขสิทธิ์ของผู้ให้บริการยังคงอยู่ภายใต้ข้อกำหนดสิทธิ์การใช้งาน

การยอมรับถูกกำหนดไว้อย่างไร?

การยอมรับสามารถตรวจสอบผลลัพธ์ในการสร้าง การใช้ทรัพยากร รายงานเวลา ความแม่นยำของข้อมูลอินเทอร์เฟซ ปริมาณงาน เวลาแฝงจากต้นทางถึงปลายทาง การรีเซ็ตและการแก้ไขปัญหา การรวมบอร์ดที่ระบุ การทำงานระยะยาว และการสร้างซ้ำบนอุปกรณ์และเวอร์ชันที่ตกลงกันไว้ นาฬิกาจับเกณฑ์ รูปแบบข้อมูล เวกเตอร์ทดสอบ เครื่องมือ อุณหภูมิ กำลังไฟ และเวอร์ชันของซอฟต์แวร์

ขอบเขตและขอบเขตความรับผิดชอบ

ไม่มีการกำหนดความถี่ ทรูพุต เวลาแฝง การใช้ทรัพยากร พลังงาน หรือช่วงอุณหภูมิคงที่ ก่อนที่จะระงับคำขอและทดสอบบอร์ดเป้าหมาย ผลลัพธ์ของ PCIe, DDR และ SerDes ยังขึ้นอยู่กับความสมบูรณ์ของสัญญาณ, การสแต็กอัพ PCB, ตัวเชื่อมต่อ, นาฬิกาอ้างอิง, ความสมบูรณ์ของพลังงาน และคุณภาพของอุปกรณ์ งานด้านความปลอดภัย ยานยนต์ การแพทย์ หรือการรับรองอื่นๆ ต้องมีมาตรฐานที่ตกลงร่วมกันและความรับผิดชอบในการตรวจสอบ

บริการและกรณีที่เกี่ยวข้อง

กลับไป ภาพรวมของโซลูชัน กลับไปเปรียบเทียบสถานการณ์หรือตรวจสอบ กรณีโครงการที่เกี่ยวข้อง. หน่วยวัดและเงื่อนไขจากกรณีหนึ่งจะไม่นำไปใช้กับโปรเจ็กต์ใหม่โดยอัตโนมัติ

คำถามที่พบบ่อย