Solusi Pengembangan Perangkat Keras dan Firmware FPGA Layanan ini mengubah persyaratan latensi deterministik, pemrosesan paralel, antarmuka kecepatan tinggi, atau kontrol khusus menjadi RTL, batasan, firmware, antarmuka papan, dan catatan verifikasi yang dapat disintesis. Target perangkat, throughput, latensi, sumber daya, dan lingkungan dibekukan terhadap masukan proyek.
| Elemen proyek | Pernyataan solusi |
|---|---|
| Paling cocok | Untuk produsen peralatan dan tim teknik yang memerlukan akuisisi data khusus, pemrosesan sinyal digital, pemrosesan awal gambar, konversi protokol, kontrol gerakan, komunikasi kecepatan tinggi, atau kelanjutan desain FPGA yang sudah ada. |
| Masukan yang diperlukan | Input yang diperlukan mencakup fungsi, antarmuka I/O, level tegangan dan jam, kecepatan data dan pembingkaian, anggaran latensi, perangkat target atau kisaran biaya, dokumentasi papan, lingkungan host, suhu pengoperasian, dan skenario penerimaan. Proyek kelanjutan juga memerlukan proyek yang sudah ada, lisensi IP, batasan, skema, dan daftar masalah umum. |
| Ruang lingkup pengiriman | Hasil kerja disepakati berdasarkan ruang lingkup dan dapat mencakup persyaratan dan garis dasar antarmuka, deskripsi arsitektur, sumber RTL, inventaris IP yang dapat dikirim, batasan dan file proyek, gambar firmware, peta atau protokol register, driver atau API, alat debug, pengujian simulasi, catatan verifikasi papan, instruksi pembuatan, dan daftar masalah. IP pihak ketiga yang terenkripsi dan file lisensi vendor tetap tunduk pada persyaratan lisensi mereka. |
| Bagaimana penerimaan didefinisikan? | Penerimaan dapat memeriksa hasil pembangunan, penggunaan sumber daya, laporan waktu, kebenaran data antarmuka, throughput, latensi end-to-end, reset dan pemulihan kesalahan, integrasi papan yang ditentukan, operasi jangka panjang dan pembangunan yang dapat direproduksi pada perangkat dan versi yang disepakati. Ambang batas pencatatan jam, format data, vektor uji, instrumen, suhu, daya, dan versi perangkat lunak. |
Pengguna dan skenario yang paling sesuai
Untuk produsen peralatan dan tim teknik yang memerlukan akuisisi data khusus, pemrosesan sinyal digital, pemrosesan awal gambar, konversi protokol, kontrol gerakan, komunikasi kecepatan tinggi, atau kelanjutan desain FPGA yang sudah ada.
Masukan apa yang diperlukan untuk memulai?
Input yang diperlukan mencakup fungsi, antarmuka I/O, level tegangan dan jam, kecepatan data dan pembingkaian, anggaran latensi, perangkat target atau kisaran biaya, dokumentasi papan, lingkungan host, suhu pengoperasian, dan skenario penerimaan. Proyek kelanjutan juga memerlukan proyek yang sudah ada, lisensi IP, batasan, skema, dan daftar masalah umum.
Modul apa yang dapat disertakan dalam sistem?
Ruang lingkup dapat mencakup evaluasi FPGA, CPLD atau SoC FPGA; Verilog, VHDL atau SystemVerilog RTL; mesin negara dan jaringan pipa; pemetaan DSP; Integrasi DDR, PCIe, Ethernet, LVDS, SerDes, SPI, I2C dan UART; CDC dan desain ulang; kendala waktu dan penutupan; simulasi dan debugging papan; ditambah firmware MCU, driver Linux, API, atau alat host.
Apa yang bisa disampaikan?
Hasil kerja disepakati berdasarkan ruang lingkup dan dapat mencakup persyaratan dan garis dasar antarmuka, deskripsi arsitektur, sumber RTL, inventaris IP yang dapat dikirim, batasan dan file proyek, gambar firmware, peta atau protokol register, driver atau API, alat debug, pengujian simulasi, catatan verifikasi papan, instruksi pembuatan, dan daftar masalah. IP pihak ketiga yang terenkripsi dan file lisensi vendor tetap tunduk pada persyaratan lisensi mereka.
Bagaimana penerimaan didefinisikan?
Penerimaan dapat memeriksa hasil pembangunan, penggunaan sumber daya, laporan waktu, kebenaran data antarmuka, throughput, latensi end-to-end, reset dan pemulihan kesalahan, integrasi papan yang ditentukan, operasi jangka panjang dan pembangunan yang dapat direproduksi pada perangkat dan versi yang disepakati. Ambang batas pencatatan jam, format data, vektor uji, instrumen, suhu, daya, dan versi perangkat lunak.
Batasan dan batasan tanggung jawab
Tidak ada frekuensi tetap, throughput, latensi, penggunaan sumber daya, daya, atau kisaran suhu yang dilakukan sebelum persyaratan dibekukan dan papan target diuji. Hasil PCIe, DDR, dan SerDes juga bergantung pada integritas sinyal, tumpukan PCB, konektor, jam referensi, integritas daya, dan tingkat perangkat. Pekerjaan sertifikasi keselamatan, otomotif, medis atau lainnya memerlukan standar yang disepakati secara terpisah dan tanggung jawab verifikasi.
Layanan dan kasus terkait
Kembali ke ikhtisar solusi untuk membandingkan skenario, atau meninjau kasus proyek terkait. Metrik dan ketentuan dari suatu kasus tidak secara otomatis berlaku untuk proyek baru.
Pertanyaan yang sering diajukan
Bisakah hal ini diintegrasikan dengan peralatan atau sistem yang ada?
Ya. Langkah pertama adalah mereproduksi versi build dan inspeksi perangkat dan rantai alat, lisensi IP pihak ketiga, struktur jam dan pengaturan ulang, cakupan batasan, penyeberangan domain jam, dan masalah umum. Hasilnya menentukan apakah perbaikan, pemfaktoran ulang, atau penggantian modul sudah tepat.
Bagaimana perkiraan jadwal dan anggaran?
Daftar fitur, jumlah antarmuka, batasan situs, persiapan data, koordinasi pihak ketiga, model penerapan, dan kedalaman penerimaan harus dikonfirmasi terlebih dahulu. Rencana bertahap dan penawaran harga yang dapat ditelusuri mengikuti inventarisasi masukan dan pemeriksaan risiko utama.
Bagaimana target pengakuan, kinerja atau stabilitas disepakati?
Setiap target harus menyatakan versi yang diuji, perangkat atau kumpulan data, cakupan sampel, lingkungan, durasi, metode perhitungan, dan ambang batas kelulusan. Target yang belum diverifikasi tidak disajikan sebagai kemampuan yang dicapai.