FPGA AI 加速开发服务范围
围绕确认的项目输入、工作内容、交付物与验收条件组织实施；是否进入 PoC 或完整开发阶段由双方确认的任务书确定。
适用项目
- 已有目标产品或板卡，需要补齐“模型算子”相关设计与实现
- 已有代码或 IP，需要围绕“量化与定点”完成集成、调试或重构
- 平台、器件或接口尚未冻结，需要先验证“片上数据流”等关键风险
主要工作内容
- 审查模型、算子支持和数据使用条件：先将“审查模型、算子支持和数据使用条件”写入需求与接口基线，明确“模型算子”涉及的对象、参数、依赖和通过条件。
- 完成量化、定点和误差对照：围绕“完成量化、定点和误差对照”形成专项设计，记录“量化与定点”相关架构、配置、约束和版本。
- 设计算子并行、缓存、访存和流水线：针对“设计算子并行、缓存、访存和流水线”完成工程集成，保留“片上数据流”相关构建、日志、问题定位和变更记录。
- 集成运行时并执行精度与性能测试：以“集成运行时并执行精度与性能测试”为验证重点，在约定环境中执行“CPU/FPGA 协同”相关测试并提交可复核结果。
项目输入
- 模型格式、权重、算子、前后处理和运行框架
- 代表性数据集、授权、隐私处理和精度基线
- 批量、输入尺寸、时延、吞吐、功耗和内存目标
- 目标 FPGA/SoC、工具、AI IP、CPU 和软件环境
交付物
- 量化/ 定点模型、算子映射和配置说明：“量化/ 定点模型、算子映射和配置说明”用于复现约定实现，提交时绑定目标器件、工具、依赖和源码版本。
- RTL/HLS/AI IP 集成及数据路径工程：“RTL/HLS/AI IP 集成及数据路径工程”说明接口、参数、配置与限制，作为系统联调和后续维护依据。
- CPU/FPGA 接口、运行示例和构建脚本：“CPU/FPGA 接口、运行示例和构建脚本”按任务书列明文件范围、第三方授权边界、构建方法和制品校验值。
- 精度、时延、吞吐、资源和功耗测试记录：“精度、时延、吞吐、资源和功耗测试记录”绑定测试对象、环境、用例、结果与剩余限制，作为阶段或最终验收证据。
验收方法
- 模型、权重、数据集、前后处理和参数版本可追溯
- 精度差异按冻结指标、样本和统计方法记录
- 时延与吞吐注明批量、输入、预热、端到端范围和平台
- 不以器件理论峰值或厂商示例替代目标模型实测
能力与结果边界
不以器件理论峰值代替模型实测；精度、时延和吞吐需绑定模型、数据集和平台。 未经目标项目验证的厂商参数、理论峰值、路线图或示例工程不作为项目实测结果；最终结论以冻结版本和书面测试证据为准。
FPGA AI 加速开发常见问题
哪些 AI 模型适合 FPGA 加速？
需检查算子、数据类型、模型规模、带宽、延迟、批量和工具支持，不能仅按模型名称判断。
量化后精度如何验收？
应使用冻结数据集和前后处理，与基线模型按任务指标对照，并记录样本范围、版本和误差。
TOPS 能否代表模型实际吞吐？
不能。模型结构、算子利用率、访存、批量、频率和软件路径都会影响实际结果，应测试目标模型。
FPGA AI 加速开发的交付范围如何确定？
以项目任务书为准。计划交付的量化/ 定点模型、算子映射和配置说明、RTL/HLS/AI IP 集成及数据路径工程等内容需逐项列明；第三方 IP、加密网表、厂商库、协议资料和许可证文件受原授权限制。
FPGA AI 加速开发周期和报价如何评估？
工作量取决于输入完整度、接口和模块数量、器件与工具成熟度、第三方 IP、板卡状态、软件配套、测试设备及验收深度。完成输入审查后再形成阶段计划与报价。