FPGA 嵌入式開發服務範圍
圍繞確認的專案輸入、工作內容、交付物與驗收條件組織實施；是否進入 PoC 或完整開發階段由雙方確認的任務書確定。
適用專案
- 已有目標產品或板卡，需要補齊“BSP”相關設計與實現
- 已有程式碼或 IP，需要圍繞“RTOS/Linux”完成整合、除錯或重構
- 平臺、器件或介面尚未凍結，需要先驗證“驅動與中斷”等關鍵風險
主要工作內容
- 凍結處理器、作業系統、BSP 和啟動方式：先將“凍結處理器、作業系統、BSP 和啟動方式”寫入需求與介面基線，明確“BSP”涉及的物件、引數、依賴和透過條件。
- 實現外設驅動、中斷、DMA 和軟體介面：圍繞“實現外設驅動、中斷、DMA 和軟體介面”形成專項設計，記錄“RTOS/Linux”相關架構、配置、約束和版本。
- 組織任務、實時性、日誌和異常恢復：針對“組織任務、實時性、日誌和異常恢復”完成工程整合，保留“驅動與中斷”相關構建、日誌、問題定位和變更記錄。
- 完成啟動升級、介面和系統負載測試：以“完成啟動升級、介面和系統負載測試”為驗證重點，在約定環境中執行“啟動升級”相關測試並提交可複核結果。
專案輸入
- 軟核/SoC FPGA、板卡、外設、記憶體和啟動介質
- 裸機/RTOS/Linux、BSP、核心、編譯器和工具版本
- 暫存器、DMA、中斷、快取、API 和應用流程
- 實時性、啟動、升級、日誌、故障和維護要求
交付物
- BSP、裝置樹、驅動、韌體或應用原始碼的約定部分：“BSP、裝置樹、驅動、韌體或應用原始碼的約定部分”用於復現約定實現，提交時繫結目標器件、工具、依賴和原始碼版本。
- 構建指令碼、配置、映象和版本說明：“構建指令碼、配置、映象和版本說明”說明介面、引數、配置與限制，作為系統聯調和後續維護依據。
- 暫存器、API、任務、中斷和資料路徑文件：“暫存器、API、任務、中斷和資料路徑文件”按任務書列明檔案範圍、第三方授權邊界、構建方法和製品校驗值。
- 啟動、升級、介面、負載和異常測試記錄：“啟動、升級、介面、負載和異常測試記錄”繫結測試物件、環境、用例、結果與剩餘限制，作為階段或最終驗收證據。
驗收方法
- 軟體可在凍結硬體與工具環境重複構建
- 啟動、外設、驅動、中斷和應用流程符合規格
- 實時性和效能結論繫結負載、版本和統計方法
- RTL、上位機和外部 MCU 的未承接範圍清楚
能力與結果邊界
軟體範圍需區分 FPGA 邏輯、處理器韌體、作業系統和上位機責任邊界。 未經目標專案驗證的廠商引數、理論峰值、路線圖或示例工程不作為專案實測結果；最終結論以凍結版本和書面測試證據為準。
FPGA 嵌入式開發常見問題
FPGA 嵌入式開發與 RTL 開發有什麼區別？
嵌入式開發主要面向處理器軟體、BSP、驅動和應用；RTL 開發面向可程式設計邏輯結構，兩者可在 SoC FPGA 專案中協同。
軟核處理器是否適合所有嵌入式功能？
需要結合資源、頻率、實時性、軟體生態、儲存和維護成本評估，不預設軟核或硬核處理器方案。
升級功能是否預設包含安全簽名？
不預設。安全啟動、簽名、金鑰、回滾和量產燒錄需結合器件能力與威脅模型單獨定義。
FPGA 嵌入式開發的交付範圍如何確定？
以專案任務書為準。計劃交付的BSP、裝置樹、驅動、韌體或應用原始碼的約定部分、構建指令碼、配置、映象和版本說明等內容需逐項列明；第三方 IP、加密網表、廠商庫、協議資料和許可證檔案受原授許可權制。
FPGA 嵌入式開發週期和報價如何評估？
工作量取決於輸入完整度、介面和模組數量、器件與工具成熟度、第三方 IP、板卡狀態、軟體配套、測試裝置及驗收深度。完成輸入審查後再形成階段計劃與報價。
線上諮詢
電話諮詢
微信諮詢
回到頂部