Zynq 開發

適用專案

• 已有目標產品或板卡，需要補齊“Zynq PS/PL”相關設計與實現
• 已有程式碼或 IP，需要圍繞“Vivado/Vitis”完成整合、除錯或重構
• 平臺、器件或介面尚未凍結，需要先驗證“PetaLinux”等關鍵風險

主要工作內容

• 確認 Zynq 系列、PS 配置和板卡介面：先將“確認 Zynq 系列、PS 配置和板卡介面”寫入需求與介面基線，明確“Zynq PS/PL”涉及的物件、引數、依賴和透過條件。
• 建立 Vivado Block Design、PL 與地址空間：圍繞“建立 Vivado Block Design、PL 與地址空間”形成專項設計，記錄“Vivado/Vitis”相關架構、配置、約束和版本。
• 配置 Vitis/PetaLinux、裝置樹、驅動和啟動：針對“配置 Vitis/PetaLinux、裝置樹、驅動和啟動”完成工程整合，保留“PetaLinux”相關構建、日誌、問題定位和變更記錄。
• 驗證 DMA、中斷、快取、外設和系統資料路徑：以“驗證 DMA、中斷、快取、外設和系統資料路徑”為驗證重點，在約定環境中執行“裝置樹與驅動”相關測試並提交可複核結果。

專案輸入

• Zynq-7000/UltraScale+ MPSoC 型號、板卡和原理圖
• Vivado/Vitis/PetaLinux 版本、BSP、核心和啟動介質
• PL IP、AXI、DMA、中斷、記憶體和外設介面
• 應用、資料率、實時性、啟動、升級和驗收要求

交付物

• Vivado Block Design、RTL、XDC 和硬體平臺：“Vivado Block Design、RTL、XDC 和硬體平臺”用於復現約定實現，提交時繫結目標器件、工具、依賴和原始碼版本。
• Vitis/PetaLinux 工程、裝置樹、驅動和啟動製品：“Vitis/PetaLinux 工程、裝置樹、驅動和啟動製品”說明介面、引數、配置與限制，作為系統聯調和後續維護依據。
• PS/PL 地址、中斷、DMA 和快取介面說明：“PS/PL 地址、中斷、DMA 和快取介面說明”按任務書列明檔案範圍、第三方授權邊界、構建方法和製品校驗值。
• 啟動、外設、資料路徑、效能和穩定性記錄：“啟動、外設、資料路徑、效能和穩定性記錄”繫結測試物件、環境、用例、結果與剩餘限制，作為階段或最終驗收證據。

驗收方法

• 器件、板卡和工具版本可重複構建
• PS 配置、時鐘、復位、地址和中斷與硬體平臺一致
• 系統按約定介質啟動並識別目標外設
• DMA、快取、異常和應用負載測試有可複核結果

能力與結果邊界

具體器件系列、Vivado/Vitis、PetaLinux 和板卡版本按專案確認。 未經目標專案驗證的廠商引數、理論峰值、路線圖或示例工程不作為專案實測結果；最終結論以凍結版本和書面測試證據為準。