FPGA 時序收斂

適用專案

• 已有目標產品或板卡，需要補齊“XDC/SDC”相關設計與實現
• 已有程式碼或 IP，需要圍繞“關鍵路徑”完成整合、除錯或重構
• 平臺、器件或介面尚未凍結，需要先驗證“物理最佳化”等關鍵風險

主要工作內容

• 凍結時鐘、I/O 和例外路徑約束基線：先將“凍結時鐘、I/O 和例外路徑約束基線”寫入需求與介面基線，明確“XDC/SDC”涉及的物件、引數、依賴和透過條件。
• 分類 Setup/Hold、恢復移除和脈寬失敗：圍繞“分類 Setup/Hold、恢復移除和脈寬失敗”形成專項設計，記錄“關鍵路徑”相關架構、配置、約束和版本。
• 執行 RTL、約束、佈局佈線和物理最佳化迭代：針對“執行 RTL、約束、佈局佈線和物理最佳化迭代”完成工程整合，保留“物理最佳化”相關構建、日誌、問題定位和變更記錄。
• 完成 PVT 角、增量構建和最終收斂檢查：以“完成 PVT 角、增量構建和最終收斂檢查”為驗證重點，在約定環境中執行“PVT 分析”相關測試並提交可複核結果。

專案輸入

• 可重複構建的 RTL、IP、約束、指令碼和工具版本
• 目標器件、速度等級、封裝、目標頻率和 PVT 條件
• 時鐘關係、I/O 時序、例外路徑依據和介面晶片引數
• 當前實現報告、關鍵路徑、擁塞、扇出和失敗日誌

交付物

• 時序約束審查與失敗路徑分類清單：“時序約束審查與失敗路徑分類清單”用於復現約定實現，提交時繫結目標器件、工具、依賴和原始碼版本。
• RTL/ 約束/ 物理實現修改及變更說明：“RTL/ 約束/ 物理實現修改及變更說明”說明介面、引數、配置與限制，作為系統聯調和後續維護依據。
• 階段與最終時序、擁塞、利用率和告警報告：“階段與最終時序、擁塞、利用率和告警報告”按任務書列明檔案範圍、第三方授權邊界、構建方法和製品校驗值。
• 收斂條件、剩餘例外、構建命令和版本製品：“收斂條件、剩餘例外、構建命令和版本製品”繫結測試物件、環境、用例、結果與剩餘限制，作為階段或最終驗收證據。

驗收方法

• 凍結的全部分析角和路徑組達到書面透過條件
• 例外路徑均有功能或介面依據，不以遮蔽替代修復
• 修改後功能迴歸、CDC 和關鍵介面行為無新增失敗
• 最終報告、實現配置、Bitstream 和原始碼版本一致

能力與結果邊界

收斂結論僅適用於凍結的器件、速度等級、工具、約束和實現配置。 未經目標專案驗證的廠商引數、理論峰值、路線圖或示例工程不作為專案實測結果；最終結論以凍結版本和書面測試證據為準。