FPGA 功能模擬

適用專案

• 已有目標產品或板卡，需要補齊“Testbench”相關設計與實現
• 已有程式碼或 IP，需要圍繞“協議激勵”完成整合、除錯或重構
• 平臺、器件或介面尚未凍結，需要先驗證“自檢比對”等關鍵風險

主要工作內容

• 建立 RTL Testbench 與可重複激勵：先將“建立 RTL Testbench 與可重複激勵”寫入需求與介面基線，明確“Testbench”涉及的物件、引數、依賴和透過條件。
• 實現參考模型、Scoreboard 或自檢比對：圍繞“實現參考模型、Scoreboard 或自檢比對”形成專項設計，記錄“協議激勵”相關架構、配置、約束和版本。
• 覆蓋協議、邊界、復位和異常路徑：針對“覆蓋協議、邊界、復位和異常路徑”完成工程整合，保留“自檢比對”相關構建、日誌、問題定位和變更記錄。
• 形成迴歸指令碼、失敗定位和版本結果：以“形成迴歸指令碼、失敗定位和版本結果”為驗證重點，在約定環境中執行“邊界與異常”相關測試並提交可複核結果。

專案輸入

• RTL、引數、介面協議、暫存器表和功能規格
• 時鐘、復位、握手、邊界與異常行為定義
• 參考模型、測試向量、期望輸出和允許誤差
• 模擬器、語言標準、第三方庫和執行環境

交付物

• Testbench、激勵、檢查器、斷言和模擬指令碼：“Testbench、激勵、檢查器、斷言和模擬指令碼”用於復現約定實現，提交時繫結目標器件、工具、依賴和原始碼版本。
• 參考模型或測試向量自動比對工具：“參考模型或測試向量自動比對工具”說明介面、引數、配置與限制，作為系統聯調和後續維護依據。
• 功能用例、覆蓋範圍、日誌和關鍵波形：“功能用例、覆蓋範圍、日誌和關鍵波形”按任務書列明檔案範圍、第三方授權邊界、構建方法和製品校驗值。
• 缺陷清單、修改驗證和迴歸版本記錄：“缺陷清單、修改驗證和迴歸版本記錄”繫結測試物件、環境、用例、結果與剩餘限制，作為階段或最終驗收證據。

驗收方法

• 凍結功能點和異常路徑均有對應測試用例
• 自檢結果、日誌和波形可在指定模擬器復現
• 失敗用例有根因、修復或限制說明
• 明確標註未覆蓋門級時序、板級電氣和真實對端測試

能力與結果邊界

功能模擬不替代實現後的時序、板級電氣和真實對端測試。 未經目標專案驗證的廠商引數、理論峰值、路線圖或示例工程不作為專案實測結果；最終結論以凍結版本和書面測試證據為準。