FPGA UVM 驗證

適用專案

• 已有目標產品或板卡，需要補齊“UVM Agent”相關設計與實現
• 已有程式碼或 IP，需要圍繞“Sequence”完成整合、除錯或重構
• 平臺、器件或介面尚未凍結，需要先驗證“Scoreboard”等關鍵風險

主要工作內容

• 制定 UVM 驗證計劃、環境架構和覆蓋模型：先將“制定 UVM 驗證計劃、環境架構和覆蓋模型”寫入需求與介面基線，明確“UVM Agent”涉及的物件、引數、依賴和透過條件。
• 開發 Agent、Sequence、Monitor 與 Scoreboard：圍繞“開發 Agent、Sequence、Monitor 與 Scoreboard”形成專項設計，記錄“Sequence”相關架構、配置、約束和版本。
• 整合參考模型、斷言、暫存器模型和 VIP：針對“整合參考模型、斷言、暫存器模型和 VIP”完成工程整合，保留“Scoreboard”相關構建、日誌、問題定位和變更記錄。
• 執行約束隨機迴歸、覆蓋分析和缺陷閉環：以“執行約束隨機迴歸、覆蓋分析和缺陷閉環”為驗證重點，在約定環境中執行“Coverage/SVA”相關測試並提交可複核結果。

專案輸入

• DUT 規格、介面協議、暫存器、時鐘復位和風險清單
• SystemVerilog/UVM 版本、模擬器、VIP 和許可證
• 參考模型、資料生成、錯誤注入和覆蓋目標
• 迴歸資源、隨機種子、執行時長和報告格式

交付物

• UVM 環境、Agent、Sequence、Scoreboard 和配置：“UVM 環境、Agent、Sequence、Scoreboard 和配置”用於復現約定實現，提交時繫結目標器件、工具、依賴和原始碼版本。
• 參考模型、SVA、暫存器模型及 VIP 整合：“參考模型、SVA、暫存器模型及 VIP 整合”說明介面、引數、配置與限制，作為系統聯調和後續維護依據。
• 驗證計劃、用例追蹤、迴歸指令碼和種子記錄：“驗證計劃、用例追蹤、迴歸指令碼和種子記錄”按任務書列明檔案範圍、第三方授權邊界、構建方法和製品校驗值。
• 程式碼/ 功能覆蓋報告、缺陷清單和未覆蓋項：“程式碼/ 功能覆蓋報告、缺陷清單和未覆蓋項”繫結測試物件、環境、用例、結果與剩餘限制，作為階段或最終驗收證據。

驗收方法

• 環境可在凍結模擬器和版本下重複執行
• 關鍵需求和風險對映到 Sequence、斷言或檢查器
• 覆蓋目標、排除項和 waiver 均有審查依據
• 達到覆蓋數值不寫成不存在缺陷，剩餘風險明確

能力與結果邊界

覆蓋率目標應按風險和規格定義，達到數值不等同於不存在缺陷。 未經目標專案驗證的廠商引數、理論峰值、路線圖或示例工程不作為專案實測結果；最終結論以凍結版本和書面測試證據為準。