FPGA 板級除錯

適用專案

• 已有目標產品或板卡，需要補齊“上電與配置”相關設計與實現
• 已有程式碼或 IP，需要圍繞“ILA/SignalTap”完成整合、除錯或重構
• 平臺、器件或介面尚未凍結，需要先驗證“介面聯調”等關鍵風險

主要工作內容

• 檢查電源、上電、配置和啟動狀態：先將“檢查電源、上電、配置和啟動狀態”寫入需求與介面基線，明確“上電與配置”涉及的物件、引數、依賴和透過條件。
• 驗證時鐘、復位、I/O Bank 與基礎介面：圍繞“驗證時鐘、復位、I/O Bank 與基礎介面”形成專項設計，記錄“ILA/SignalTap”相關架構、配置、約束和版本。
• 使用 ILA/SignalTap 和儀器定位資料路徑：針對“使用 ILA/SignalTap 和儀器定位資料路徑”完成工程整合，保留“介面聯調”相關構建、日誌、問題定位和變更記錄。
• 復現故障、驗證修復並記錄剩餘限制：以“復現故障、驗證修復並記錄剩餘限制”為驗證重點，在約定環境中執行“故障復現”相關測試並提交可複核結果。

專案輸入

• 樣機、原理圖、PCB、BOM、疊層和器件勘誤
• RTL、約束、Bitstream、構建日誌和工具版本
• 電源時序、時鐘樹、復位關係、測試點和已知正常值
• 故障現象、觸發條件、發生機率、外部裝置和儀器

交付物

• 上電、配置、時鐘復位和基礎 I/O 檢查記錄：“上電、配置、時鐘復位和基礎 I/O 檢查記錄”用於復現約定實現，提交時繫結目標器件、工具、依賴和原始碼版本。
• ILA/SignalTap、示波器或邏輯分析儀波形：“ILA/SignalTap、示波器或邏輯分析儀波形”說明介面、引數、配置與限制，作為系統聯調和後續維護依據。
• 故障復現步驟、根因判斷和修改說明：“故障復現步驟、根因判斷和修改說明”按任務書列明檔案範圍、第三方授權邊界、構建方法和製品校驗值。
• 修復版本、迴歸結果、未決問題和現場操作說明：“修復版本、迴歸結果、未決問題和現場操作說明”繫結測試物件、環境、用例、結果與剩餘限制，作為階段或最終驗收證據。

驗收方法

• 目標故障按約定步驟可復現並有證據鏈
• 根因、修復或臨時規避均註明適用版本和條件
• 關鍵上電、配置、介面和異常用例完成迴歸
• 不能穩定復現的問題保留觀察條件和後續採集方案

能力與結果邊界

除錯範圍取決於板卡資料、樣機狀態、測試點、儀器和可復現條件。 未經目標專案驗證的廠商引數、理論峰值、路線圖或示例工程不作為專案實測結果；最終結論以凍結版本和書面測試證據為準。