FPGA Aurora 介面開發

適用專案

• 已有目標產品或板卡，需要補齊“64B/66B”相關設計與實現
• 已有程式碼或 IP，需要圍繞“8B/10B”完成整合、除錯或重構
• 平臺、器件或介面尚未凍結，需要先驗證“GT 收發器”等關鍵風險

主要工作內容

• 確定 Aurora 編碼、Lane、單工/ 雙工和使用者介面：先將“確定 Aurora 編碼、Lane、單工/ 雙工和使用者介面”寫入需求與介面基線，明確“64B/66B”涉及的物件、引數、依賴和透過條件。
• 整合 GT、參考時鐘、復位和通道繫結：圍繞“整合 GT、參考時鐘、復位和通道繫結”形成專項設計，記錄“8B/10B”相關架構、配置、約束和版本。
• 設計流控、快取、幀或流介面適配：針對“設計流控、快取、幀或流介面適配”完成工程整合，保留“GT 收發器”相關構建、日誌、問題定位和變更記錄。
• 執行建鏈、誤碼、重連和對端互操作測試：以“執行建鏈、誤碼、重連和對端互操作測試”為驗證重點，在約定環境中執行“通道繫結”相關測試並提交可複核結果。

專案輸入

• Aurora 64B/66B 或 8B/10B、Lane、速率和方向
• FPGA/GT 型別、IP 版本、許可證和參考時鐘
• 使用者介面、幀/ 流模式、流控、快取和資料格式
• 對端工程、板卡、連線介質、環回和誤碼測試條件

交付物

• Aurora IP、GT、時鐘復位和使用者介面整合工程：“Aurora IP、GT、時鐘復位和使用者介面整合工程”用於復現約定實現，提交時繫結目標器件、工具、依賴和原始碼版本。
• Lane、編碼、流控、狀態和錯誤計數說明：“Lane、編碼、流控、狀態和錯誤計數說明”說明介面、引數、配置與限制，作為系統聯調和後續維護依據。
• 環回、對端和資料發生/ 檢查測試邏輯：“環回、對端和資料發生/ 檢查測試邏輯”按任務書列明檔案範圍、第三方授權邊界、構建方法和製品校驗值。
• 建鏈時間、誤碼、重連和壓力測試記錄：“建鏈時間、誤碼、重連和壓力測試記錄”繫結測試物件、環境、用例、結果與剩餘限制，作為階段或最終驗收證據。

驗收方法

• 凍結 IP、GT、Lane、速率和參考時鐘下穩定建鏈
• 使用者資料、幀界定和流控行為符合規格
• 誤碼結論註明碼型、時長、鏈路和統計口徑
• 斷鏈、復位、重連和對端互操作完成驗證

能力與結果邊界

Aurora 屬廠商 IP，版本、許可證、GT 型別和對端實現需共同凍結。 未經目標專案驗證的廠商引數、理論峰值、路線圖或示例工程不作為專案實測結果；最終結論以凍結版本和書面測試證據為準。